特許
J-GLOBAL ID：200903063874860066
バイポーラトランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平6-193606
公開番号（公開出願番号）：特開平8-045952
出願日： 1994年07月26日
公開日（公表日）： 1996年02月16日
要約：
【要約】【目的】 高周波特性等が優れており且つ特性のばらつきも少ないバイポーラトランジスタを製造する。【構成】 SiO2 膜42から成る側壁をSi3 N4 膜37aに形成し、この側壁をマスクにしてSi3 N4 膜37bを加工する。Si3 N4 膜37をマスクにして素子分離領域を形成し、Si3 N4 膜37a、37bに対応する領域にエミッタ及びグラフトベースを形成する。このため、グラフトベースの面積を小さくすることができ、且つエミッタ形成領域におけるSi基体14が損傷を受けず削られることも殆どない。
請求項（抜粋）：
半導体基体上に第1の絶縁膜を形成する工程と、少なくともエミッタ形成領域における部分を残して前記第1の絶縁膜をその膜厚の途中まで除去する工程と、前記第1の絶縁膜のうちで少なくとも前記エミッタ形成領域に残した部分の側面に側壁を形成する工程と、前記側壁をマスクにして、前記第1の絶縁膜のうちで少なくとも前記エミッタ形成領域に残した部分以外の部分を除去して、少なくとも前記エミッタ形成領域における相対的に高い部分とその周囲の相対的に低い部分とから成る断面が凸状の形状に前記第1の絶縁膜を加工する工程と、断面が凸状の前記第1の絶縁膜をマスクにして、前記半導体基体に素子分離領域を形成する工程と、前記素子分離領域を形成した後に、前記第1の絶縁膜のうちで前記相対的に低い部分を除去して前記半導体基体を露出させる工程と、前記相対的に低い部分を除去した後に、前記相対的に高い部分の周囲の前記半導体基体上に、ベース引き出し配線用の配線層を形成する工程と、前記配線層から前記半導体基体へ不純物を拡散させてグラフトベースを形成する工程と、前記ベース引き出し配線を覆うと共に前記相対的に高い部分を露出させる第2の絶縁膜を形成する工程と、前記第2の絶縁膜から露出している前記相対的に高い部分を除去する工程と、前記半導体基体のうちで前記相対的に高い部分を除去した領域に真性ベース及びエミッタを形成する工程とを具備することを特徴とするバイポーラトランジスタの製造方法。
IPC (2件)：
前のページに戻る
