特許
J-GLOBAL ID：200903063913825206
ポリシング回路及びパラメータ設定方法
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-038109
公開番号（公開出願番号）：特開平7-250071
出願日： 1994年03月09日
公開日（公表日）： 1995年09月26日
要約：
【要約】【目的】 回路規模を小型化でき、演算処理を高速化できるポリシング回路を提供する。【構成】 到着セルについてリーキー・バケット方式に基づいて監視を行うポリシング回路の演算部1が、同一コネクション上でのセルの到着時間差を求める減算器11と、上記時間差を所定のシフト量Lだけビットシフトして一括した削減量を求めるシフタ12と、この削減量とカウンタ値Cntの比較する比較器13と、比較結果に応じて、Cntから削減量を減じた値、または固定値「0」の何れかを選択するセレクタ15と、セレクタ選択値にセル到着ごとの増加量Incを加える加算器16と、この加算後のカウンタ値とバケツの閾値Thrとを比較して、申告違反セルか否かを判定する比較器17とからなる。
請求項（抜粋）：
仮想コネクション対応にカウント値を記憶しておき、セル到着毎に、当該仮想コネクションのカウント値に対して一定増加量を加算し、伝送回線上での単一セル送信所要時間を単位として計測された同一仮想コネクションに属する直前のセルの到着時刻から現在時刻までの時間差に比例した削減量を減算し、上記加減算後のカウント値が所定の上限値を越えたか否かを判定して、仮想コネクション対応のセル流速度の監視を行うポリシング回路において、セル到着毎に、該当仮想コネクションの直前のセルの到着時刻から現在時刻までの時間差を示す値を所定ビットシフトし、シフト後の値をカウンタ削減量を示す値として出力するシフタ手段と、到着セルに対応するカウンタ値から上記シフタ手段が出力した削減値を減算する減算手段とを有することを特徴とするポリシング回路。
IPC (2件)：
前のページに戻る
