特許

J-GLOBAL ID：200903063984658289

バス制御装置

発明者： 小林 晃
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-178448
公開番号（公開出願番号）：特開平6-028307
出願日： 1992年07月06日
公開日（公表日）： 1994年02月04日
要約：

【要約】【目的】本発明の目的は、標準化と高速化等のように異なる仕様のバスインターフェースを任意に切替える手段を有することにより、特定仕様のシステムに依存することなく、バスの互換性と高速性を実現することができるバス制御装置を提供することにある。【構成】バス切替制御回路2は例えば標準化バスインターフェースと高速化バスインターフェースの一方を選択する。PIバス基本信号生成回路2aはPIバスサイクル基本信号を生成する。ISAバス基本信号生成回路2bはISAバスサイクル基本信号を生成する。メモリ・I/O制御回路5は、PIバスサイクル基本信号またはISAバスサイクル基本信号に基づいて、PIバスインターフェース又はISAバスインターフェースのバスサイクルタイミングに応じたアクセス制御信号を出力する。

請求項（抜粋）：

異なるバスサイクルタイミングのバスインターフェースを選択指定するバス切替え手段と、このバス切替え手段により選択されたバスインターフェースに対応するバスサイクル基本信号を出力するバスサイクル基本信号生成手段と、このバスサイクル基本信号生成手段により生成された前記バスサイクル基本信号に基づいて、前記選択されたバスインターフェースのバスサイクルタイミングに応じたアクセス対象のアクセス制御信号を出力するアクセス制御手段とを具備したことを特徴とするバス制御装置。