特許

J-GLOBAL ID：200903064029884890

ディジタルフィルタ装置

発明者： 松井 泉
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-357635
公開番号（公開出願番号）：特開平6-197359
出願日： 1992年12月24日
公開日（公表日）： 1994年07月15日
要約：

【要約】【目的】 複数の信号を処理する回路規模の小さいディジタルフィルタ装置を得る。【構成】 3つの信号YL 、CR 、CB を1クロック遅延回路403〜405、セレクタ406〜408により各信号がずれた3つの時分割信号に変換して、それぞれ3つの遅延回路列に加える。各遅延回路列の所定個所の信号を乗算器427〜433に加えて係数k1 〜k7 と乗算し、各乗算出力をサメンション回路441に加えてフィルタリングされた信号YL 、CR 、CB を得る。【効果】 乗算器、係数器の必要数が削減でき、回路規模を縮小できる。

請求項（抜粋）：

並列に入力される複数の信号をそれぞれ各信号が互いにずれたタイミングで出力される複数の時分割信号に変換する変換手段と、上記複数の時分割信号の各々が供給されそれぞれ直列接続された複数の遅延回路から成る複数の遅延回路列と、上記各遅延回路列において同一信号が得られる所定の複数個所の信号と所定の係数とを乗算する複数の係数乗算手段と、上記複数の係数乗算手段の各乗算出力を上記複数の信号の各々について加算する加算手段とを設けたことを特徴とするディジタルフィルタ装置。