特許
J-GLOBAL ID：200903064063336428
薄膜トランジスタアレイ基板
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-319826
公開番号（公開出願番号）：特開平8-179362
出願日： 1994年12月22日
公開日（公表日）： 1996年07月12日
要約：
【要約】【目的】 ゲート電極線と透明保持容量電極とのコンタクトの熱履歴による接触抵抗の増大を防止するとともに、画素電極などのパターニング工程などでの低抵抗ゲート配線の腐蝕による断線を防止したTFTアレイ基板を提供する。【構成】 絶縁基板1上にゲート電極線3、ソース電極線10、電極線の交差部に設けられたTFT、該TFTのドレイン電極11に接続された画素電極5、および透明導電膜からなり前記ゲート電極線と電気的に接続される保持容量電極2と保持容量絶縁膜13とを有するマトリックス型表示装置用のTFTアレイ基板であって、前記ゲート電極線は少なくとも低抵抗材料からなる第1ゲート電極線3aと高融点金属材料からなる第2ゲート電極線3bとを有し、第1ゲート電極線の表面は第2ゲート電極線により完全に被覆され、かつ、前記ゲート電極線と保持容量電極との接触部は第2ゲート電極線の材料により接続される。
請求項（抜粋）：
透明の絶縁基板上に並設された複数のゲート電極線、該ゲート電極線に交差する複数のソース電極線、該2つの電極線の交差部に設けられた薄膜トランジスタ、該薄膜トランジスタのドレイン電極に接続された透明導電膜からなる画素電極、および透明導電膜からなり前記ゲート電極線と電気的に接続される保持容量電極と少なくとも前記画素電極の一部とのあいだに挟持される保持容量絶縁膜と該画素電極の一部とからなる保持容量を有するマトリックス型表示装置用の薄膜トランジスタアレイ基板であって、前記ゲート電極線は少なくとも低抵抗材料からなる第1ゲート電極線と高融点金属材料からなる第2ゲート電極線とを有し、第1ゲート電極線の表面は第2ゲート電極線により完全に被覆され、かつ、前記ゲート電極線と保持容量電極との接触部は第2ゲート電極線の材料により接続される薄膜トランジスタアレイ基板。
IPC (2件)：
G02F 1/136 500
, H01L 29/786
