特許
J-GLOBAL ID：200903064085150042
集積回路に対する自己整合接点と垂直相互接合部の製造方法及び当該製造方法で作成されたデバイス
発明者：
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-301522
公開番号（公開出願番号）：特開平5-218340
出願日： 1992年10月15日
公開日（公表日）： 1993年08月27日
要約：
【要約】 (修正有)【目的】 先行技術の方法で達成可能な最大実装密度の限界を無くすよう動作する多レベル導電体(MLC)集積回路の製造に有用な自己整合の垂直相互接合方法を提供する。【構成】 内部に形成された能動的又は受動的デバイス14を有するシリコン基板10上方に位置付けられた誘電層30内に埋設コンデンサー26,28が設けられている集積回路構造内に垂直の電気的相互接合部52,54を作成する方法でデバイス内部に半導体基板を提供し、基板に誘電層を形成し、通路を開けて端部を露光し、縁部を絶縁し、エッチッング処理を行い、コンデンサーに通路を開け、各通路に接続部を形成する各工程からなる。
請求項（抜粋）：
導電性材料の多レベルが半導体基板の上方に配設された絶縁材料内及びその上部に形成され、一定の回路接続要件、性能要件及び動作要件に従って選択的に相互接続される形式の集積回路の製造方法であって、a.電気的接続を行わねばならない能動的若しくは受動的デバイス(12、14)を内部に有する半導体基板(10)を提供する段階、b.前記両デバイスから電子的に隔離されねばならない一部の導電体(26)の片体を内部に有し前記両デバイスに電気的に接続されねばならない一部の導電体(28)の片体を内部に有する前記基板(10)上の誘電層(30)を形成する段階、c.電気的に隔離される導電性片体(26)の上方の前記誘電層(30)内に第1通路(32)を開き、前記導電性片体の縁部を露光させる段階、d.前記通路(32)により露光される前記片体の前記縁部(36)を絶縁する段階、e.前記半導体基板(42)に到達すべく前記第1通路をエッチング処理し続ける段階、一方、又、f.前記基板(44)に接続されるべき前記導電性片体(28)を介して第2通路(38、40)を開く段階、次に、g.前記第1及び第2通路(32、38)内に垂直の電気的相互接続部(52、54)を形成し、かくして前記半導体基板(10)内の前記能動的デバイスと受動的デバイス(12、14)が両者共前記誘電層内の前記導電性片体に電気的に接続され且つ電気的に隔離可能とされ、更に前記誘電層(30)の表面上の導電体の表面層に相互接続可能とされる段階から成ることを特徴とする方法。
引用特許：
前のページに戻る
