特許
J-GLOBAL ID：200903064089709893

映像信号処理回路

発明者：
久保田 昭彦

久保田 昭彦 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 大胡 典夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-339651
公開番号（公開出願番号）：特開平10-178651
出願日： 1996年12月19日
公開日（公表日）： 1998年06月30日
要約：
【要約】【課題】高輝度部の色相の変化、彩度の低下を生じることなくR,G,B信号の利得を制御する。【解決手段】 NAM回路20(Tr1,Tr2,Tr3)は、入力R,G,B信号の中で最も電位の高い信号を出力し、クリップ回路30(Tr4、Tr5)で過補正を防止するため白部分を電圧E1によりクリップする。スライス回路40(Tr6,Tr7,抵抗R3)は、クリップ回路30の出力からスライス電圧E2以上のレベルの信号を取り出し、可変抵抗VR1を介して、利得制御回路4,5,6に供給する。利得制御回路4,5,6は、スライス回路40の出力にしたがってR,G,B信号の利得を制御する。
請求項（抜粋）：
入力R,G,B信号の中で最大レベルの信号を出力する最大レベル検出手段と、前記最大レベル検出手段からの出力信号を所定のレベルでスライスし、前記所定のレベル以上の部分を出力するスライス手段と、前記スライス手段からの出力信号に基づいて、前記入力R,G,B信号の利得を制御する利得制御手段と、前記利得制御手段の利得制御による圧縮の過補正を防止するクリップ手段とを具備したことを特徴とする映像信号処理回路。
IPC (2件)：
H04N 9/09 ,  H04N 9/68
FI (2件)：
H04N 9/09 A ,  H04N 9/68 A
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM