特許

J-GLOBAL ID：200903064095830491

半導体集積回路装置の製造方法

発明者： 寺崎 正 ,  山口 日出 ,  根津 広樹 ,  大和田 伸郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平6-126235
公開番号（公開出願番号）：特開平7-135252
出願日： 1994年06月08日
公開日（公表日）： 1995年05月23日
要約：

【要約】【目的】 下層配線の段差に依らない平坦な層間絶縁膜を形成する技術を提供する。【構成】 CVD法による成膜とスパッタエッチングとを同時に進行させながら配線17上に酸化シリコン膜20aを堆積し、配線17の段差に起因して酸化シリコン膜20aの表面に形成される突起形状の裾部分の寸法(l') を配線の線幅(l)よりも小さくする。その後、酸化シリコン膜20a上にスピンオングラス膜を被着し、次いでスピンオングラス膜の少なくとも一部をエッチバックすることにより平坦な層間絶縁膜を得る。

請求項（抜粋）：

半導体集積回路の下層配線と上層配線とを絶縁する層間絶縁膜を堆積するに際し、次の工程(a),(b) を含むことを特徴とする半導体集積回路装置の製造方法。(a) 下層配線を形成した半導体基板上に、CVD法による成膜とスパッタエッチングとを同時に進行させながら酸化シリコン膜を形成する工程、(b) 前記酸化シリコン膜の上に塗布膜を形成する工程。

IPC (2件)：

H01L 21/768 ,  H01L 21/3205

FI (3件)：

H01L 21/90 K ,  H01L 21/88 K ,  H01L 21/90 P