特許
J-GLOBAL ID:200903064101184017

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願平9-354617
公開番号(公開出願番号):特開平11-186235
出願日: 1997年12月24日
公開日(公表日): 1999年07月09日
要約:
【要約】【課題】 不良発生を抑制して半導体装置の製造歩留りを向上させることを目的とする。【解決手段】 レジストパターン105aをマスクとして反射防止膜104をエッチングしてパターン104aを形成する。このエッチングは、酸素ガスに塩素ガスまたは臭化水素ガスを加えた混合ガスに加え、アルゴンガスを加えた混合ガスを用いたドライエッチングにより行う。
請求項(抜粋):
半導体基板上に絶縁膜を形成する第1の工程と、前記絶縁膜上に導電性を有する材料からなる電極材料薄膜を形成する第2の工程と、前記電極材料薄膜上に有機材料からなる反射防止膜を形成する第3の工程と、前記反射防止膜上に光感光性を有するレジスト膜を形成する第4の工程と、前記レジスト膜に所定の光像を露光して現像することで前記レジスト膜からなるレジストパターンを形成する第5の工程と、酸素ガスと反応性ガスと不活性ガスとの混合ガスのプラズマを用いたドライエッチングにより、前記レジストパターンをマスクとし、前記反応性ガスとの反応により生成されるプラズマ反応物を前記レジストパターンおよびこの下に形成されるパターンの側壁に側壁保護膜として堆積させながら、前記反射防止膜を選択的に除去して前記パターンを形成する第6の工程と、前記レジストパターンをマスクとして前記電極材料薄膜をエッチングして電極を形成する第7の工程とを少なくとも備えたことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/3065 ,  H01L 21/027 ,  H01L 21/3213
FI (4件):
H01L 21/302 J ,  H01L 21/30 574 ,  H01L 21/302 F ,  H01L 21/88 D

前のページに戻る