特許
J-GLOBAL ID：200903064131765162
キャパシタレスDRAM及びその製造及び動作方法
発明者：
,
,
出願人/特許権者：
代理人 (4件)：
志賀 正武
, 渡邊 隆
, 村山 靖彦
, 実広 信哉
公報種別：公開公報
出願番号（国際出願番号）：特願2008-172350
公開番号（公開出願番号）：特開2009-033149
出願日： 2008年07月01日
公開日（公表日）： 2009年02月12日
要約：
【課題】キャパシタレスDRAM及びその製造方法及び動作方法を提供する。【解決手段】ソース、ドレイン及びチャンネル層を備える基板;チャンネル層上に備えられた電荷保存層;チャンネル層及び電荷保存層と接するゲートを備えることを特徴とするキャパシタレスDRAM。前記チャンネル層は前記ソース及び前記ドレインより突出しており、前記電荷保存層は前記ソース及び前記ドレインと離隔している。前記ゲートは、前記チャンネル層の対向する両側面の上端、前記電荷保存層の対向する両側面及び上面上に備えられている。【選択図】図2
請求項（抜粋）：
ソース、ドレイン及びチャンネル層を備える基板と、
前記チャンネル層上に備えられた電荷保存層と、
前記チャンネル層及び前記電荷保存層と接するゲートと、を備えることを特徴とするキャパシタレスDRAM。
IPC (2件)：
H01L 21/824
, H01L 27/108
5F083AD03
, 5F083AD69
, 5F083HA02
, 5F083PR03
, 5F083PR36
