特許

J-GLOBAL ID：200903064133127635

半導体集積回路およびその作製方法

発明者： 竹村 保彦
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願平5-308627
公開番号（公開出願番号）：特開平7-162005
出願日： 1993年11月15日
公開日（公表日）： 1995年06月23日
要約：

【要約】【目的】 基板上に薄膜トランジスタを多数形成した集積回路およびその作製方法を提供する。特に、アクティブマトリクス回路のような低リーク電流(低オフ電流)を要求される領域と、演算回路等の高速動作を要求される領域が同一基板上に設けられた集積回路およびその作製方法に関する。【構成】 低リーク電流が要求される領域の薄膜トランジスタには、その活性層に酸素、窒素、炭素を添加する、あるいは、酸素、窒素、炭素、シリコンの高速イオンを照射することによって、結晶性を低下させる。一方、その他の領域には上記の処理をおこなわない。その結果、薄膜トランジスタの高速応答性が維持される。このようにして、要求される特性に応じた薄膜トランジスタを作り分けることができ、全体としての機能を向上させることができる。

請求項（抜粋）：

液晶表示装置の各画素に設けられる複数の第1の薄膜トランジスタと、周辺回路を構成する複数の第2の薄膜トランジスタとを同一基板上に有した半導体集積回路であって、前記第1の薄膜トランジスタの活性層には高速イオンの照射によって、炭素、窒素、酸素、シリコンのうち少なくとも1つの元素が5×1019〜4×1021原子cm-3の密度で添加され、前記第2の薄膜トランジスタの活性層には、高速イオンの照射によって、炭素、窒素、酸素、シリコンが意図的に添加されることのなかったことを特徴とする半導体集積回路。

IPC (3件)：

H01L 29/786 ,  G02F 1/136 500 ,  H01L 21/336

FI (2件)：

H01L 29/78 311 A ,  H01L 29/78 311 Y

引用特許：

審査官引用 (4件)

• 特開平4-196171
  
• 特開平4-242790
  
• 特開昭62-262421
  
• 特開平3-001573