特許

J-GLOBAL ID：200903064135768123

増幅回路配置およびその方法

発明者： アフォンソ ペレツ、マウロ
出願人/特許権者： オーストリアマイクロシステムス アーゲー
代理人 (1件)： 木村 満
公報種別：公表公報
出願番号（国際出願番号）：特願2008-521909
公開番号（公開出願番号）：特表2009-502065
出願日： 2006年07月25日
公開日（公表日）： 2009年01月22日
要約：

本発明は、共通エミッタ構成の第1のトランジスタ(1)と共通ベース構成の第2のトランジスタ(2)とから構成されるトランジスタ配置を有する、増幅回路配置に関する。スイッチング装置(7)は、第1の動作モードにおいて、第1のトランジスタ(1)を増幅回路配置の入力端子(3)に結合する一方、第2のトランジスタ(2)はカスコード段を形成する。第2の動作モードにおいて、第2のトランジスタ(2)は、入力端子(3)に結合される。第1のモードの間に高利得が達成される一方、第2のモードは、誘導縮退を要求することなく、高い直線性を可能にする。

請求項（抜粋）：

増幅される信号を受信するための入力端子(3)と、 増幅された信号を供給するための出力端子(4)と、 共通エミッタ構成の第1のトランジスタ(1)と、共通ベース構成の第2のトランジスタ(2)とから構成されるトランジスタ配置であって、第2のトランジスタは増幅回路配置の前記出力端子(4)に結合される、トランジスタ配置と、 増幅回路配置の第1の動作モードにおいては、前記第1のトランジスタ(1)が増幅回路配置の前記入力端子に結合し、かつ、前記第2のトランジスタ(2)は前記第1のトランジスタ(1)に対してカスコードを形成し、増幅回路配置の第2の動作モードにおいては、前記第2のトランジスタ(2)が増幅回路配置の前記入力端子(3)に結合するように、前記トランジスタ配置に結合されるスイッチング装置(7)と、 を有する増幅回路配置であって、 前記スイッチング装置(7)は増幅回路配置の前記入力端子(3)を前記トランジスタ配置に結合する、 増幅回路配置。

IPC (3件)：

H03F 3/19 ,  H03G 3/10 ,  H03F 3/195

FI (3件)：

H03F3/19 ,  H03G3/10 A ,  H03F3/195

Fターム (21件)：

5J100AA14 ,  5J100BA04 ,  5J100BB16 ,  5J100BC07 ,  5J100EA02 ,  5J100FA02 ,  5J500AA01 ,  5J500AA51 ,  5J500AC22 ,  5J500AF18 ,  5J500AH02 ,  5J500AH10 ,  5J500AH25 ,  5J500AH39 ,  5J500AK05 ,  5J500AK12 ,  5J500AM04 ,  5J500AM17 ,  5J500AS13 ,  5J500AT01 ,  5J500LV02