特許
J-GLOBAL ID:200903064155074306

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願平5-037440
公開番号(公開出願番号):特開平6-231582
出願日: 1993年02月02日
公開日(公表日): 1994年08月19日
要約:
【要約】【目的】 本発明の目的は、ワード線負荷の均衡を図るための技術を提供することにある。【構成】 正規メモリセルRMCと基本的に等価なダミーメモリセルDMCを設けることによって、分割ワード線WL1A,WL1Bのそれぞれに結合されるメモリセルの数を等しくし、それによってマット分割にかかるワード線の負荷の均衡を図る。
請求項(抜粋):
同一のタイミングで選択レベルに駆動される複数のワード線と、各ワード線のそれぞれに結合された複数の正規メモリセルとを含み、上記複数の正規メモリセルの記憶データの読出しを可能とする半導体記憶装置において、データ記憶機能を発揮すること無しに、上記複数のワード線の負荷の均衡をとるためのダミーメモリセルを含むことを特徴とする半導体記憶装置。
引用特許:
審査官引用 (2件)
  • 特開昭47-045494
  • 特開昭47-045494

前のページに戻る