特許

J-GLOBAL ID：200903064182324667

計数回路

発明者： 橋本 浩彦 ,  ▲廣▼森 正樹 ,  小川 雅之
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-183235
公開番号（公開出願番号）：特開平8-051358
出願日： 1994年08月04日
公開日（公表日）： 1996年02月20日
要約：

【要約】【目的】 計数回路に関し、計数対象データのパルスと計数の初期値を設定するロードパルスが一致した時にも正しく計数することや、他の計数回路の結果を加算して計数することが可能で、且つ、小規模な回路で上記の機能を実現できる計数回路を提供する。【構成】 計数対象のデータから該計数対象のデータを1ビットシフトしたデータを生成し、該計数対象のデータに出現するパルスがカウンタのロードパルスと一致しない時には、該計数対象のデータを選択し、該計数対象のデータに出現するパルスがカウンタのロードパルスと一致する時には、該1ビットシフトしたデータを選択し、該計数対象のデータと該1ビットシフトしたデータが共に“0”になる時には、該計数対象のデータを選択するカウントデータ選択回路を備え、該カウントデータ選択回路の出力を計数するように構成する。

請求項（抜粋）：

計数対象のデータから該計数対象のデータを1ビットシフトしたデータを生成し、該計数対象のデータに出現するパルスがカウンタのロードパルスと一致しない時には、該計数対象のデータを選択し、該計数対象のデータに出現するパルスがカウンタのロードパルスと一致した後には、該1ビットシフトしたデータを選択し、該計数対象のデータと該1ビットシフトしたデータが共に“0”になった後には、再び該計数対象のデータを選択するカウントデータ選択回路を備え、該カウントデータ選択回路の出力をカウンタによって計数することを特徴とする計数回路。

IPC (5件)：

H03K 21/38 ,  H03K 21/40 ,  H04J 3/14 ,  H04L 1/00 ,  H03M 13/22

引用特許：

出願人引用 (3件)

• 特開平1-241921
  
• 特開昭62-219849
  
• 特開昭62-145922