特許

J-GLOBAL ID：200903064190440013

電界効果トランジスタ、それを有する半導体集積回路装置およびその製造方法

発明者： 清水 昭博
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-162441
公開番号（公開出願番号）：特開平11-354785
出願日： 1998年06月10日
公開日（公表日）： 1999年12月24日
要約：

【要約】【課題】 電界効果トランジスタにおいて、短チャネル効果を抑制でき、高電流駆動能力を向上させ、かつ、所望の基板効果を得る。【解決手段】 pチャネル形のMIS・FETQpのp形のソース領域4sおよびドレイン領域4dを取り囲むようにn形ポケット領域5nを設け、かつ、ソース領域4sおよびドレイン領域4d間において所定深さにn形の埋込層6nを設けた。

請求項（抜粋）：

半導体基板にチャネル領域を挟んで設けられたソース・ドレイン用の一対の半導体領域と、前記一対の半導体領域の間における半導体基板上にゲート絶縁膜を介して設けられたゲート電極とを有する電界効果トランジスタであって、(a)前記一対の半導体領域の各々の少なくとも前記チャネル領域側の底部角およびその近傍を取り囲むように設けられ、かつ、前記一対の半導体領域とは逆導電型にされた第1半導体領域と、(b)前記一対の半導体領域の間の少なくともソース用の半導体領域側において半導体基板の所定の深さ位置に設けられ、かつ、前記一対の半導体領域とは逆導電型にされた第2半導体領域とを設けたことを特徴とする電界効果トランジスタ。

IPC (4件)：

H01L 29/78 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 21/336

FI (4件)：

H01L 29/78 301 H ,  H01L 27/08 321 B ,  H01L 29/78 301 L ,  H01L 29/78 301 S