特許
J-GLOBAL ID：200903064193374526
クロック同期回路
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-331064
公開番号（公開出願番号）：特開平10-173642
出願日： 1996年12月11日
公開日（公表日）： 1998年06月26日
要約：
【要約】【課題】 複数チャネルのTDMAデータ伝送におけるクロック同期回路において、同期はずれの要因となるクロック成分抽出用データ以外の不定データの影響を無くしたクロック同期回路を提供する。また、受信信号中のクロック成分抽出用データの振幅が小さくなり、クロック再生ができなくなった場合にも対応したクロック同期回路を提供する。【解決手段】 クロック同期に必要なクロック成分抽出用データにだけ着目し、他の不定データ部分はクロック成分抽出用データから再生したクロックデータを保持してクロック同期を行い同期はずれの要因となるクロック成分抽出用データ以外の不定データを使用せずにクロック同期を行う。
請求項（抜粋）：
少なくとも位相比較器と電圧制御発振器とを構成要素とする位相同期ループにより構成したクロック同期回路において、前記移相比較器の後段にはループフィルタを有し、該ループフィルタにはそのループフィルタの内部変数の値を記憶保持する記憶手段を有し、該ループフィルタの後段には前記ループフィルタの出力と該ループフィルタ出力を記憶したメモリ出力とを切り替えて前記電圧制御発振器の制御電圧とする信号切替手段を有し、前記位相同期ループの入力信号を監視し同期クロック検出の有無に応じて前記信号切替手段を制御する切替制御手段とを有することを特徴とするクロック同期回路。
IPC (2件)：
FI (2件)：
H04L 7/02 B
, H03L 7/14 A
