特許

J-GLOBAL ID：200903064216606411

半導体集積回路及びその製造方法

発明者： 金須 則之
出願人/特許権者： 日産自動車株式会社
代理人 (1件)： 三好 秀和 (外8名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-000693
公開番号（公開出願番号）：特開2000-200902
出願日： 1999年01月05日
公開日（公表日）： 2000年07月18日
要約：

【要約】【課題】 チップ面積の小型化が図れるアクティブクランプ回路を搭載した半導体集積回路を提供する。【解決手段】 nウェル(NWL)3と、このnウェル(NWL)3の内部の第1のpベース領域(PBA)4及び第2のpベース領域(PBA+PBA2)7と、n型のソース領域5と、第2のpベース領域(PBA+PBA2)7の表面のp型のアノードコンタクト領域8と、n型のドレイン・カソード兼用領域(NBL)2と、ゲート構造18とを少なくとも有する。アノードコンタクト領域8とドレイン・カソード兼用領域2との間に構成されるダイオードの逆方向降伏電圧Vrが、ドレイン・カソード兼用領域(NBL)2、ゲート構造18及びソース領域5からなるパワーMOSのドレイン-ソース間耐圧BVdssよりも低い。ドレイン・カソード兼用領域(NBL)2は誘導性負荷43に接続される。

請求項（抜粋）：

n型の半導体領域と、前記半導体領域の内部に配置された第1及び第2のpベース領域と、前記第1のpベース領域の表面に配置されたn型のソース領域と、前記第1及び第2のpベース領域の下方に配置されたn型のドレイン・カソード兼用領域と、前記第1のpベース領域の近傍に配置され、前記第1のpベース領域を流れる電流を制御するゲート構造とを少なくとも具備し、前記第2のpベース領域と前記ドレイン・カソード兼用領域との間に構成されるダイオードの逆方向降伏電圧が、前記ドレイン・カソード兼用領域、ゲート構造及びソース領域からなるトランジスタのドレイン-ソース間耐圧よりも低いことを特徴とする半導体集積回路。

IPC (4件)：

H01L 29/78 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812

FI (5件)：

H01L 29/78 301 K ,  H01L 29/78 652 N ,  H01L 29/78 652 G ,  H01L 29/78 657 A ,  H01L 29/80 H

Fターム (50件)：

5F040DA01 ,  5F040DA22 ,  5F040DA23 ,  5F040DB06 ,  5F040DB10 ,  5F040DC01 ,  5F040DC02 ,  5F040DC03 ,  5F040EB01 ,  5F040EB13 ,  5F040EC07 ,  5F040EC08 ,  5F040EC13 ,  5F040EC20 ,  5F040ED01 ,  5F040ED03 ,  5F040ED04 ,  5F040ED05 ,  5F040EE02 ,  5F040EE04 ,  5F040EF01 ,  5F040EF04 ,  5F040EF18 ,  5F040EH02 ,  5F040EH05 ,  5F040EJ03 ,  5F040EK00 ,  5F040EL02 ,  5F040EL03 ,  5F040EL06 ,  5F040EM00 ,  5F040FC05 ,  5F102FA02 ,  5F102FA06 ,  5F102GA14 ,  5F102GA17 ,  5F102GB04 ,  5F102GB06 ,  5F102GC07 ,  5F102GC08 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ05 ,  5F102GL02 ,  5F102GL03 ,  5F102GL05 ,  5F102GQ01 ,  5F102GR12 ,  5F102GR13