特許
J-GLOBAL ID：200903064220097106
マイクロコンピュータ応用システム
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平6-213386
公開番号（公開出願番号）：特開平8-076875
出願日： 1994年09月07日
公開日（公表日）： 1996年03月22日
要約：
【要約】【目的】 キャッシュメモリ方式のマイクロコンピュータ応用システムにおいて、マイクロコンピュータの動作速度を低下させずに消費電力を低減する。【構成】 ライトパルス検出部10がCPU1aのライトサイクル信号を検出するとカウンタ11がクリアされ、カウンタ11のカウンタと制御レジスタ12とのカウントを比較器13が比較し、一致すると状態検出信号出力部14からアイドル状態信号を出力する。CPU1aのアイドル状態をクロックセレクタ18が検出し、定格のクロック16から定格の半分程度であるクロック17に切り換え、周辺回路9に供給する。ミスヒット検出部15がCPU1aのミスヒットを検出するとアイドル状態解除信号を状態検出信号出力部14に出力し、アイドル状態信号を停止し、クロック17からクロック16に切り換え、周辺回路9に供給する。
請求項（抜粋）：
キャッシュメモリが設けられたマイクロコンピュータ応用システムであって、中央処理装置がアイドル状態になったことを検出するアイドル検出手段と、周辺回路の消費電力を制御する消費電力制御回路とを設け、前記中央処理装置から前記キャッシュメモリに出力されるライト信号が所定の時間以上出力されていないことを前記アイドル検出回路により検出し、前記アイドル検出回路から出力される所定の信号に基づいて、前記消費電力制御回路が消費電力を制御することを特徴とするマイクロコンピュータ応用システム。
IPC (2件)：
G06F 1/04 301
, G06F 12/08 310
