特許

J-GLOBAL ID：200903064225798005

半導体装置の製造方法

発明者： 石川 克也 ,  庭山 雅彦
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-157195
公開番号（公開出願番号）：特開平8-023097
出願日： 1994年07月08日
公開日（公表日）： 1996年01月23日
要約：

【要約】【目的】 ゲート絶縁膜質を変化させることによりVtを制御する。【構成】 シリコン基板11に、p型ウエル12、LOCOS13を形成する。次に、トランジスタのVt制御用としてBイオンでチャンネルドープp-注入層14を形成する。その後、ゲート酸化膜15を形成した上にシリコン窒化膜を堆積し、再酸化を行うことで酸化膜/窒化膜16を形成する。酸化膜/窒化膜16を所定のパターンに形成した後、それらの上にポリシリコンを堆積し、酸化膜/窒化膜16上の領域を残して他を除去することにより、ポリシリコン電極17を形成する。ポリシリコン電極17をマスクとして、イオン注入法でソース・ドレインn+注入層18を形成する。その後、窒素雰囲気中で熱処理を行うことでゲート絶縁膜の膜質を変化させる。

請求項（抜粋）：

シリコン基板上の、ゲート絶縁膜に少なくともシリコン窒化膜を形成した後、700°C以下の温度で熱処理を行なって前記ゲート絶縁膜を有するMOS型トランジスタのしきい値を制御することを特徴とする半導体装置の製造方法。

IPC (7件)：

H01L 29/78 ,  H01L 21/318 ,  H01L 21/8234 ,  H01L 27/06 ,  H01L 27/148 ,  H01L 29/762 ,  H01L 21/339

FI (4件)：

H01L 29/78 301 G ,  H01L 27/06 102 C ,  H01L 27/14 B ,  H01L 29/76 301 A