特許
J-GLOBAL ID:200903064248312770

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 岡本 宜喜
公報種別:公開公報
出願番号(国際出願番号):特願平10-097182
公開番号(公開出願番号):特開平11-297953
出願日: 1998年04月09日
公開日(公表日): 1999年10月29日
要約:
【要約】【課題】 半導体装置の微細な接続孔を、蓄積キャパシタプレートとなる導電性膜をマスクとして用い、精度良く形成すること。【解決手段】 半導体基板21上に形成されたトランジスタTと、上部配線層及び蓄積キャパシタCとを電気的に分離する層間絶縁膜25上に、導電性膜を堆積させ、蓄積キャパシタプレート30にする。この導電性膜をフォトリソグラフィーとエッチングによりマスク形状に加工する。このマスクを用いて層間絶縁膜25に接続孔29を開口する。この後、蓄積キャパシタプレート30の表面に誘電体膜31を選択的に形成し、接続孔29の内部及び蓄積キャパシタプレート30の上部に蓄積電極26を形成する。更に誘電体膜32を成膜し、不要な部分を除去する。そして蓄積キャパシタプレート34を堆積させ、蓄積キャパシタCを形成する。
請求項(抜粋):
トランジスタを含む半導体基板上に層間絶縁膜を形成する第1の工程と、前記第1の工程で形成された前記層間絶縁膜上に導電性膜を形成し、前記導電性膜の所定部分を選択的に除去して開口パターンを形成する第2の工程と、前記第2の工程で作成された開口パターンを有する前記導電性膜をマスクとして用い、前記第1の工程で形成された層間絶縁膜を選択的に除去し、前記トランジスタの電極と連通した接続孔を形成する第3の工程と、を具備することを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822
FI (2件):
H01L 27/10 621 A ,  H01L 27/04 C

前のページに戻る