特許
J-GLOBAL ID：200903064263666007
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-292562
公開番号（公開出願番号）：特開平10-135151
出願日： 1996年11月05日
公開日（公表日）： 1998年05月22日
要約：
【要約】【課題】 半導体装置の製造方法に関し、p型拡散層のコンタクト抵抗の低減と、n型拡散層の接合リーク電流の低減とを互いに独立に実現する。【解決手段】 半導体基板1にn型拡散層2及びp型拡散層3の少なくとも一方を設けたのち、半導体基板1上に層間絶縁膜4を形成し、この層間絶縁膜4に拡散層2,3に対するコンタクトホール5,6形成する際に、拡散層2,3の接合深さに応じて、コンタクトホール5,6の底部に堆積する配線層の第1層目を構成するバリヤメタル層7の厚さtn ,tp を変える。
請求項（抜粋）：
半導体基板にn型拡散層及びp型拡散層の少なくとも一方を設けたのち、前記半導体基板上に層間絶縁膜を形成し、前記層間絶縁膜に前記拡散層に対するコンタクトホールを形成する際に、前記拡散層の接合深さに応じて、前記コンタクトホールの底部に堆積する配線層の第1層目を構成するバリヤメタル層の厚さを変えることを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/28 301
, H01L 21/768
H01L 21/28 301 T
, H01L 21/90 D
