特許

J-GLOBAL ID：200903064279168988

半導体装置

発明者： 小野 昇太郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 松山 允之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-198552
公開番号（公開出願番号）：特開2003-017696
出願日： 2001年06月29日
公開日（公表日）： 2003年01月17日
要約：

【要約】【課題】 ドリフト抵抗成分を効果的に下げることによって、オン抵抗を大幅に低減できパワーMOSFETなどの半導体装置を提供することを目的とする。【解決手段】 第1導電型のドレイン層(12)と、この上の第1導電型のドリフト層(8)と、この上の第2導電型のベース層(10)と、この上の第1導電型のソース領域(16)と、ベース層を貫通して前記ドリフト層に達するトレンチ(T)の内壁面に形成されたゲート絶縁膜(2)とゲート電極(4)とを有するトレンチ・ゲートと、を備え、ゲート絶縁膜(2)は、ベース層に隣接した部分よりもドリフト層に隣接した部分において厚く形成され、ドリフト層(8)は、ドレイン層の近傍において、前記トレンチの深さ方向に沿って前記ドレイン層に近づくに従って前記第1導電型の不純物濃度が上昇する濃度勾配を有する半導体装置を提供する。

請求項（抜粋）：

第1導電型のドレイン層と、前記ドレイン層の上に設けられた第1導電型のドリフト層と、前記ドリフト層の上に設けられた第2導電型のベース層と、前記ベース層の上に設けられた第1導電型のソース領域と、前記ベース層を貫通して前記ドリフト層に達するトレンチの内壁面に形成されたゲート絶縁膜及びこれを介して前記トレンチの内部に設けられたゲート電極とを有するトレンチ・ゲートと、を備え、前記ゲート絶縁膜は、前記ベース層に隣接した部分よりも前記ドリフト層に隣接した部分において厚く形成され、前記ドリフト層は、前記ドレイン層の近傍において、前記トレンチの深さ方向に沿って前記ドレイン層に近づくに従って前記第1導電型の不純物濃度が上昇する濃度勾配を有することを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 652 ,  H01L 29/78 ,  H01L 29/78 653

FI (3件)：

H01L 29/78 652 K ,  H01L 29/78 652 H ,  H01L 29/78 653 A

引用特許：

審査官引用 (3件)

• 特開昭57-042164
  
• 特開昭63-174373
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-122430   出願人：トヨタ自動車株式会社