特許
J-GLOBAL ID:200903064286920849

回路基板およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 池内 寛幸 (外5名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-307310
公開番号(公開出願番号):特開2002-118338
出願日: 2000年10月06日
公開日(公表日): 2002年04月19日
要約:
【要約】【課題】導電性ペ-ストの部分を選択的に圧縮することにより、安定した層間接続を可能とする回路基板とその製造方法を提供する。【解決手段】電気的絶縁層1の厚さ方向に貫通させたバイヤーホールに導電性ペースト4を充填させて前記絶縁層1の両側に配置する金属箔2,3を電気的に接続した回路基板において、前記金属箔2,3の少なくとも片側の一部が前記絶縁層1に埋め込まれており、他の部分は前記絶縁層上に配置されている。金属箔3の凸部は、例えば厚手銅箔にハ-フエッチングにより形成する。
請求項(抜粋):
電気的絶縁層の厚さ方向に貫通させたバイヤーホールに導電性ペーストを充填させて前記絶縁層の両側に配置する金属箔を電気的に接続した回路基板において、前記金属箔の少なくとも片側の一部が前記絶縁層に埋め込まれており、他の部分は前記絶縁層上に配置されていることを特徴とする回路基板。
IPC (4件):
H05K 1/11 ,  H05K 1/02 ,  H05K 3/10 ,  H05K 3/40
FI (4件):
H05K 1/11 N ,  H05K 1/02 L ,  H05K 3/10 E ,  H05K 3/40 K
Fターム (44件):
5E317AA24 ,  5E317BB01 ,  5E317BB11 ,  5E317BB12 ,  5E317BB13 ,  5E317BB14 ,  5E317BB15 ,  5E317CC25 ,  5E317CC53 ,  5E317CD05 ,  5E317CD25 ,  5E317GG11 ,  5E317GG14 ,  5E338AA02 ,  5E338AA12 ,  5E338AA16 ,  5E338BB13 ,  5E338BB25 ,  5E338CC01 ,  5E338CD01 ,  5E338CD03 ,  5E338CD05 ,  5E338EE27 ,  5E338EE33 ,  5E343AA07 ,  5E343AA15 ,  5E343AA17 ,  5E343AA33 ,  5E343BB01 ,  5E343BB14 ,  5E343BB22 ,  5E343BB23 ,  5E343BB24 ,  5E343BB25 ,  5E343BB34 ,  5E343BB38 ,  5E343BB44 ,  5E343BB67 ,  5E343BB72 ,  5E343CC46 ,  5E343CC50 ,  5E343DD52 ,  5E343DD76 ,  5E343GG13

前のページに戻る