特許
J-GLOBAL ID：200903064321376804
CMOS集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-242253
公開番号（公開出願番号）：特開平5-083111
出願日： 1991年09月24日
公開日（公表日）： 1993年04月02日
要約：
【要約】【目的】 温度、電源電圧の変動ならびに製造時のトランジスタ特性差による機能ブロックのバラツキおよびメタルスキューを考慮外として、回路設計を行い得るCMOS集積回路を実現する。【構成】 本発明は、機能ブロックのバッファ5、フリップフロップ2および4等を備えて構成されるCMOS集積回路において、外部からの書替えが可能で、且つ外部から入力される所定の制御用設定値を収納するメモリ7と、前記機能ブロックを含む信号経路に挿入接続され、メモリ7より出力される制御用設定値を受けて、前記機能ブロックの駆動能力を制御調整する駆動能力可変回路3および6とを備えて構成される。
請求項（抜粋）：
所定の機能ブロックを備えて構成されるCMOS集積回路において、外部からの書替えが可能であり、且つ外部から入力される所定の制御用設定値を収納する制御用メモリと、前記機能ブロックを含む信号経路に挿入接続され、前記制御用メモリより出力される制御用設定値を受けて、前記機能ブロックの駆動能力を制御調整する駆動能力可変回路と、を備えることを特徴とするCMOS集積回路。
IPC (2件)：
H03K 19/0175
, H03K 17/687
H03K 19/00 101 F
, H03K 17/687 F
, H03K 19/00 101 N
