半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：笹島富二雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-197189
公開番号（公開出願番号）：特開平11-102970
出願日： 1998年07月13日
公開日（公表日）： 1999年04月13日
要約：

【要約】【課題】ノーマル・トランジスタ領域における漏洩電流の発生及びシリサイド層の形成抑制を防止し、ESD保護トランジスタ領域及びノーマル・トランジスタ領域の層間絶縁層を均一な厚さで形成でき、ESD保護トランジスタ領域の接触窓の縦横比を減少させることができる半導体装置の製造方法を提供することを目的とする。【解決手段】ノーマル・トランジスタ領域R11及びESD保護トランジスタ領域R12を有する第1導電形の半導体基板31上に、ゲート酸化膜35a,35b、ゲート電極37,38、第2導電形の不純物領域43a,43b,44a,44bをそれぞれ形成した後、ノーマル・トランジスタ領域R11のゲート電極37及び不純物領域43a,43bを覆うマスク層45を形成してESD保護トランジスタ領域R12のゲート電極38及び不純物領域44a,44bにイオン注入し、マスク層45を除去して、ノーマル・トランジスタ領域R11のゲート電極37及び不純物領域43a,43b上にシリサイド層49a,49b,49cを形成する。

請求項（抜粋）：

ノーマル・トランジスタ領域及びESD保護トランジスタ領域を有する第1導電形の半導体基板上に、第1絶縁膜を形成する第1絶縁膜形成工程と、前記ノーマル・トランジスタ領域及び前記ESD保護トランジスタ領域の第1絶縁膜上に、ゲート電極をそれぞれ形成するゲート電極形成工程と、前記ゲート電極の両側面の半導体基板に、第2導電形の不純物領域をそれぞれ形成する不純物領域形成工程と、前記ノーマル・トランジスタ領域のゲート電極及び不純物領域を覆うマスク層を形成し、前記ESD保護トランジスタ領域のゲート電極及び不純物領域にシリサイド層の形成を阻止するイオンを注入するイオン注入工程と、前記ノーマル・トランジスタ領域のマスク層を除去し、前記ノーマル・トランジスタ領域のゲート電極及び不純物領域上にシリサイド層を形成するシリサイド層形成工程と、を備えることを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/8234 , H01L 27/088 , H01L 21/265 , H01L 27/04 , H01L 21/822

FI (3件)：

H01L 27/08 102 H , H01L 21/265 Z , H01L 27/04 H

前のページに戻る