特許

J-GLOBAL ID：200903064330083224

半導体記憶装置

発明者： 川辺 武司 ,  荻本 泰史 ,  横山 誠一 ,  石川 智弘
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-044357
公開番号（公開出願番号）：特開平7-086528
出願日： 1994年03月15日
公開日（公表日）： 1995年03月31日
要約：

【要約】【構成】 MOSFETと強誘電体キャパシタとによりメモリセルを構成する半導体記憶装置であって、前記強誘電体キャパシタが、前記MOSFETのソース領域6またはドレイン領域5に接続された下部電極8、下部電極8上に形成された第1強誘電体膜11、第1強誘電体膜11上に形成された中間電極10、中間電極10上に形成された第2強誘電体膜12及び第2強誘電体膜12上に形成された上部電極9からなる半導体記憶装置。【効果】 キャパシタ占有面積を増加させることなく、等価的にキャパシタ面積を増大することができ、安定に信号量を確保することが可能となった。

請求項（抜粋）：

MOSFETと強誘電体キャパシタとによりメモリセルを構成する半導体記憶装置であって、前記強誘電体キャパシタが、前記MOSFETのソース領域またはドレイン領域に接続された下部電極、該下部電極上に形成された第1強誘電体膜、該第1強誘電体膜上に形成された中間電極、該中間電極上に形成された第2強誘電体膜及び該第2強誘電体膜上に形成された上部電極からなることを特徴とする半導体記憶装置。

IPC (8件)：

H01L 27/10 451 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8242 ,  H01L 27/108 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/04 C ,  H01L 27/10 325 J ,  H01L 29/78 371

引用特許：

出願人引用 (2件)

• セルフアラインコンタクト領域の製造方法およびその方法を用いるスタツクトキヤパシタ
  公報種別：公開公報   出願番号：特願平3-212930   出願人：ラムトロンコーポレーシヨン, 株式会社エヌ・エム・ビーセミコンダクター
• 強誘電体メモリ
  公報種別：公開公報   出願番号：特願平4-230314   出願人：オリンパス光学工業株式会社