特許

J-GLOBAL ID：200903064330850217

残留電荷放電回路

発明者： 三谷 弘明
出願人/特許権者： 株式会社富士通ゼネラル
公報種別：公開公報
出願番号（国際出願番号）：特願平11-040790
公開番号（公開出願番号）：特開2000-245152
出願日： 1999年02月19日
公開日（公表日）： 2000年09月08日
要約：

【要約】【課題】 PDP表示装置の電源オフ時の残留電荷の放電で部品の発熱・断線等を生じないようにする。【解決手段】 一次側回路1よりの電圧はトランスT1、T2で変圧し、ダイオードD1、D2で整流し、平滑コンデンサC1、C2で平滑し、電源Vsおよび電源Vcc を出力する。電源Vsは電源オフの操作でゆるやかに下降し0Vとなるが電源Vcc は電源Vsより遅れて0Vに下降する。電源オフの操作でサイリスタSCR は制御回路2よりの信号で導通し、コンデンサC1の残留電荷はトランスT3の一次巻線S1→サイリスタを経て接地に流れ、二次巻線S2に逆起電力が生じ、ダイオードD3で整流される。二次巻線の一端は電源オフにて制御回路を介して電源Vcc の接地に導通され、ダイオードD3よりの電流は電源Vcc に放出(放電)される。

請求項（抜粋）：

コンデンサで平滑された直流電源を出力する第1電源と、第1電源の電圧より低い直流電圧で、電源オフにて前記第1電源より遅れて0Vに低下する第2電源とを有するものにおいて、前記第1電源と接地との間にトランスの一次巻線をサイリスタを介して接続し、二次巻線をダイオードを介して前記第2電源と接地との間に接続すると共に、電源オフにて前記サイリスタをオンにする制御回路を設け、前記サイリスタのオンにて二次巻線に誘起されダイオードで整流された電圧が前記第2電源に放流されるようにした残留電荷放電回路。

FI (2件)：

H02M 3/28 V ,  H02M 3/28 C

Fターム (9件)：

5H730AA17 ,  5H730AA20 ,  5H730AS01 ,  5H730BB21 ,  5H730BB81 ,  5H730EE07 ,  5H730EE17 ,  5H730EE52 ,  5H730XC20