特許
J-GLOBAL ID：200903064333524418
D/A変換器
発明者：
,
出願人/特許権者：
代理人 (1件)：
足立 勉
公報種別：公開公報
出願番号（国際出願番号）：特願平8-084137
公開番号（公開出願番号）：特開平9-275345
出願日： 1996年04月05日
公開日（公表日）： 1997年10月21日
要約：
【要約】【課題】 荷重容量回路を用いたD/A変換器を、寄生容量の影響を受けることなく高精度な出力特性が得られ、しかも簡単な構成で実現できるようにする。【解決手段】 容量を基準容量cに対して2進化荷重したコンデンサC2〜C5と容量cのコンデンサC1とからなるキャパシタアレイ12を備え、まず各コンデンサC1〜C5の電荷を放電させ、次にコンデンサC2〜C5を入力データDinに応じてVref 又はGND側に,コンデンサC1をGND側に接続して、キャパシタアレイ12にて基準電圧Vref をDinに応じて容量分圧させ、更にその分圧電圧をサンプルホールド回路16にてホールドして出力するといった手順で、D/A変換動作を繰り返し行なう。そして各コンデンサC1〜C5の電荷放電時には、その両端に、前回のD/A変換結果である出力電圧Vout を印加する。この結果、寄生容量C7,C8に影響されない高精度な出力特性が得られる。
請求項（抜粋）：
nビットのデジタル入力データをアナログ電圧に変換するD/A変換器であって、一端が互いに接続されたn個のキャパシタを備え、各キャパシタの容量を、前記入力データの各ビットi(i:0,1,...,(n-1))に対応して、夫々、基準容量の2i 倍に重み付けした荷重容量回路と、所定周期毎に、該周期よりも短い所定時間だけ、前記各キャパシタの両端を互いに接続して、各キャパシタの電荷を放電させる放電手段と、前記所定周期毎に、前記放電手段が前記各キャパシタの電荷を放電させた後、前記各キャパシタの開放端を、夫々、各キャパシタに対応する前記入力データのビット値に応じて、基準電圧の正電位側又は負電位側に接続することにより、前記荷重容量回路に、前記基準電圧を前記入力データに応じた容量比で分圧させる分圧設定手段と、該分圧設定手段の動作により前記各キャパシタの共通の接続点に生じた分圧電圧をサンプルホールト ゙し、該ホールド電圧をD/A変換後の電圧信号として出力するホールド手段と、を備え、前記放電手段が、前記各キャパシタを放電する際、前記ホールド手段からの出力をバイアス電圧として、前記各キャパシタの両端に印加することを特徴とするD/A変換器。
IPC (2件)：
FI (2件)：
前のページに戻る
