特許

J-GLOBAL ID：200903064368898981

回路形成方法

発明者： 井原 清暁 ,  高木 光司 ,  池谷 晋一 ,  藤森 正一 ,  平田 勲夫 ,  藤原 弘明 ,  前田 修二 ,  小川 悟 ,  中川 義廣 ,  石原 政行
出願人/特許権者： 松下電工株式会社
代理人 (1件)： 佐藤 成示 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-140439
公開番号（公開出願番号）：特開平10-335785
出願日： 1997年05月29日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】 基板上に導体回路を形成する回路形成方法であって、メッキレジストを剥離した際にメッキレジスト残の生じにくい回路形成方法を提供する。【解決手段】 樹脂よりなる粗面化処理した表面11を有する基板10上に導体回路50を形成する際の工程として、(1)無電解メッキにより第1の給電層21を形成する工程、(2)電気メッキにより第2の給電層30を形成する工程、(3)メッキレジストを用いてパターン40を形成する工程、(4)露出している給電層上に、電気メッキを施す工程、(5)メッキレジストを剥離する工程及び(6)メッキレジストを剥離した部分の給電層をエッチングにより除去する工程を備えることを特徴とする。また、第2の給電層30の厚みが0.5〜10μmであることを特徴とする。

請求項（抜粋）：

樹脂よりなる粗面化処理した表面を有する基板上に導体回路を形成する際の工程として、(1)無電解メッキにより第1の給電層を形成する工程、(2)電気メッキにより第2の給電層を形成する工程、(3)メッキレジストを用いてパターンを形成する工程、(4)露出している給電層上に、電気メッキを施す工程、(5)メッキレジストを剥離する工程及び(6)メッキレジストを剥離した部分の給電層をエッチングにより除去する工程を備えることを特徴とする回路形成方法。

IPC (3件)：

H05K 3/18 ,  H05K 3/24 ,  H05K 3/38

FI (4件)：

H05K 3/18 A ,  H05K 3/18 H ,  H05K 3/24 A ,  H05K 3/38 A