特許

J-GLOBAL ID：200903064375365476

不揮発性半導体記憶装置

発明者： 家木 智正 ,  小林 和男
出願人/特許権者： 三菱電機セミコンダクタソフトウエア株式会社 ,  三菱電機株式会社
代理人 (1件)： 高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-203514
公開番号（公開出願番号）：特開平8-063985
出願日： 1994年08月29日
公開日（公表日）： 1996年03月08日
要約：

【要約】【目的】 装置にかかるストレスを低減させる事ができ信頼性の向上が実現できる不揮発性半導体記憶装置を得ることを目的とする。【構成】 メモリトランジスタに対して書き込み動作を行う際に、書き込みを行うメモリトランジスタのPウェル層のバックゲート電位切り換え回路15は、Pウェル層の電位を接地電位に設定し、書き込みを行なわないPウェル層のバックゲート電位切り換え回路15は、Pウェル層の電位をドレイン電位と実質的に同一の所定の正電位に設定する。同時に、Nウェル層の電位はNウェル層電位切り換え回路14によって所定の正電位に設定される。

請求項（抜粋）：

P形半導体基板に形成されたNウェル層と、前記Nウェル層に形成された複数のPウェル層と、前記複数のPウェル層のそれぞれに1つずつ形成された、電気的に書き込み消去可能な複数のメモリトランジスタと、前記複数のメモリトランジスタのうちの任意のメモリトランジスタに対して書き込み動作を行う際に、書き込みを行うメモリトランジスタのPウェル層の電位を接地電位に設定するとともに、ドレインが前記書き込みを行うメモリトランジスタのドレインとビット線を介して接続された書き込みを行なわないメモリトランジスタのPウェル層の電位を書き込みを行うメモリトランジスタの書き込み電位と同一の所定の正電位に設定するPウェル層電位設定手段と、前記書き込み動作の際に書き込みを行うメモリトランジスタのソースを接地電位に設定するソース電位設定手段と、前記書き込み動作の際に前記Nウェル層の電位を前記所定の正電位に設定するNウェル層電位設定手段とを備えた不揮発性半導体記憶装置。

IPC (5件)：

G11C 16/06 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

G11C 17/00 510 A ,  G11C 17/00 530 B ,  H01L 27/10 434 ,  H01L 29/78 371