特許
J-GLOBAL ID：200903064386420657
半導体アナログ集積回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-049291
公開番号（公開出願番号）：特開平6-267996
出願日： 1993年03月10日
公開日（公表日）： 1994年09月22日
要約：
【要約】【目的】 インダクタンスを有するトランジスタを形成することにより、インダクタの占有面積を小さくし、これによってチップ面積が小さい半導体アナログ集積回路を提供する。【構成】 トランジスタ110をスパイラル状に形成するとともに、ソース電極115、ドレイン電極116またはゲート電極117のうち、インダクタを形成しない電極115,117の両端をコンタクトホール119〜122および第1層配線123,124からなる配線で接続する。
請求項（抜粋）：
トランジスタとこのトランジスタの第1電極、第2電極または制御電極の少なくとも1個に接続されたインダクタとを備えた電子回路と等価のトランジスタ回路を有する半導体アナログ集積回路であって、このトランジスタ回路が、スパイラル状に形成されたトランジスタと、第1電極、第2電極または制御電極のうち、前記電子回路の前記インダクタを接続しない電極に該当する電極の両端を接続する配線と、を有することを特徴とする半導体アナログ集積回路。
IPC (6件)：
H01L 21/338
, H01F 17/00
, H01P 1/00
, H01P 3/08
, H01P 5/08
, H03F 3/60
