特許
J-GLOBAL ID:200903064387931817

SOI構造MOS型半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願平6-027597
公開番号(公開出願番号):特開平7-221314
出願日: 1994年02月01日
公開日(公表日): 1995年08月18日
要約:
【要約】【目的】 激しい合わせ精度を必要とせず、微細ゲートにも適用でき、双方向性を有し、論理LSI特有のレイアウトにも適用できるように、ボディコンタクト領域を設置するようにしたものである。【構成】 ボディコンタクト領域5をソース領域3およびドレイン領域4と同一線上に形成するとともに、p+ 不純物拡散層であるボディコンタクト領域5を、n+ 不純物拡散層であるソース領域3およびドレイン領域4とは接触しないように離して形成する。
請求項(抜粋):
絶縁層上に形成され完全に周囲を分離された第1導電形の半導体層と、この半導体層上にゲート絶縁膜を介して跨るように形成されたゲート電極と、前記ゲート電極下の第1の半導体領域に接するように形成され第2導電形の不純物が導入されたソース領域とドレイン領域とからなるMOS型半導体装置を有し、前記半導体層の前記ソース領域およびドレイン領域が形成されていない領域に第1導電形の不純物を高濃度に導入することで形成された第2の半導体領域と、前記第2の半導体領域に接続された前記ゲート電極上以外の位置に配置された配線電極により、前記第2の半導体領域を介して前記第1の半導体領域に電位供給を行うことを特徴とするSOI構造MOS型半導体装置。
IPC (3件):
H01L 29/786 ,  H01L 29/78 ,  H01L 21/336
FI (2件):
H01L 29/78 311 X ,  H01L 29/78 301 P

前のページに戻る