特許

J-GLOBAL ID：200903064419677802

バス構造,データベース,インターフェースの設計方法

発明者： 藤原 睦
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-216443
公開番号（公開出願番号）：特開2001-044286
出願日： 1999年07月30日
公開日（公表日）： 2001年02月16日
要約：

【要約】【課題】 半導体集積回路のインターフェースを構築するための設計方法と、その設計に用いるためのバス構造やデータベースを提供する。【解決手段】 アプリケーションA,Bごとに、ノイマン型CPU(バス構造),ハーバード型CPU(バス構造),方向分離型CPU(バス構造)を採用したときの動作を記述した動作モデルとなるライブラリが登録されている。そして、各ライブラリの性能テーブルにおいては、各ライブラリの性能指数が、処理能力,バス幅,命令量,メモリ量というパラメータの関数として表されている。動作のうちソフトの部分(ハッチング部分)とハード化された部分(白地部分)も登録されている。各アプリケーションA,B,...を順次各ライブラリで置換して動作シミュレーションを行なうことで、半導体集積回路の性能が評価でき、最適なインターフェースを合成することができる。

請求項（抜粋）：

半導体集積回路中の制御回路と複数の被制御回路とを接続するためのバス構造であって、上り側バスと下り側バスとに分離されたアドレスバスと、上り側バスと下り側バスとに分離されたデータバスとを備えていることを特徴とするバス構造。

IPC (7件)：

H01L 21/82 ,  G06F 3/00 ,  G06F 13/36 530 ,  G06F 13/38 310 ,  G06F 17/50 ,  H01L 27/04 ,  H01L 21/822

FI (11件)：

H01L 21/82 B ,  G06F 3/00 T ,  G06F 13/36 530 B ,  G06F 13/38 310 G ,  G06F 15/60 654 K ,  G06F 15/60 654 M ,  G06F 15/60 664 A ,  H01L 21/82 L ,  H01L 21/82 C ,  H01L 27/04 D ,  H01L 27/04 U

Fターム (20件)：

5B046AA08 ,  5B046BA03 ,  5B046JA04 ,  5B046KA06 ,  5B061GG01 ,  5B061GG07 ,  5B077DD07 ,  5F038CA17 ,  5F038CD05 ,  5F038DF07 ,  5F038DF14 ,  5F038EZ20 ,  5F064AA04 ,  5F064BB09 ,  5F064BB12 ,  5F064HH06 ,  5F064HH09 ,  5F064HH10 ,  5F064HH11 ,  5F064HH12

引用特許：

出願人引用 (1件)

• システム性能見積もり方法及びシステム性能見積もり装置
  公報種別：公開公報   出願番号：特願平11-097326   出願人：株式会社東芝

審査官引用 (1件)

• システム性能見積もり方法及びシステム性能見積もり装置
  公報種別：公開公報   出願番号：特願平11-097326   出願人：株式会社東芝

引用文献：

出願人引用 (2件)

• Simulating Modular Microcomputers
• VCDS: virtual core based design system