特許

J-GLOBAL ID：200903064423860743

半導体装置及びその製造方法

発明者： 阿部 光夫 ,  池元 義彦 ,  辻 和人
出願人/特許権者： 富士通株式会社
代理人 (1件)： 石田 敬 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-135409
公開番号（公開出願番号）：特開2002-329801
出願日： 2001年05月02日
公開日（公表日）： 2002年11月15日
要約：

【要約】【課題】 半導体装置に関し、ビアに過剰な容量が付加されることを防止できるようにすることを目的とする。【解決手段】 半導体装置は、複数のコア材層と、各コア材層の表面に設けられたランド31と、コア材層13の一つの表面においてランド31を通る第1のビア32と、コア材層13の一つの表面においてランド31とは独立した第2のビア34とを備えた構成とする。

請求項（抜粋）：

複数のコア材層と、各コア材層の表面に設けられたランドと、該コア材層の一つの表面において該ランドを通る第1のビアと、該コア材層の該一つの表面において該ランドとは独立した第2のビアとを備えたことを特徴とする半導体装置。