特許
J-GLOBAL ID：200903064466931067
メモリコマンド制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-168830
公開番号（公開出願番号）：特開平11-016339
出願日： 1997年06月25日
公開日（公表日）： 1999年01月22日
要約：
【要約】【課題】SDRAMのオートプリチャージ機能を効率よく使用して、メモリアクセスの高速化を図る。【解決手段】記憶素子にSDRAMを使用したコンピュータシステムにおいて、メモリリクエスト発行部1においては、発行するメモリリクエストと後続のメモリリクエストのアドレスの内、SDRAM3の行アドレスに対応するアドレスビットを比較回路4により比較し、比較結果をリクエストに付加して出力する。メモリ制御部2は、一致すればSDRAM3の制御をプリチャージコマンドと、不一致すれば、オートプリチャージコマンドにより行う。
請求項（抜粋）：
中央処理装置(CPU)に接続し、SDRAMに対してCPUアクセスを実行するメモリサブシステムにおけるメモリコマンド制御回路において、前記メモリサブシステムは、メモリリクエスト発行元で、発行するメモリリクエストと後続のメモリリクエストとについて、同一行アドレスアクセスのメモリリクエストを発行するかをチェックし、メモリ制御部は前記チェックの結果が不一致の場合には、、SDRAMアクセスはオートプリチャージ付リードライトコマンドを使用して最短サイクルでのアクセス終了を行い、一方、前記チェックの結果が一致の場合には、SDRAMAアクセスはリードライトコマンドを使用し、後続の同一行アドレスアクセスを最短サイクルで終了することにより効率のよいメモリアクセスを実現するメモリコマンド制御回路。
IPC (3件)：
G11C 7/00 311
, G06F 12/06 523
, G11C 11/407
G11C 7/00 311 Z
, G06F 12/06 523
, G11C 11/34 362 S
