特許

J-GLOBAL ID：200903064475273200

スイッチング電源回路

発明者： 宮崎 貴裕
出願人/特許権者： 富士通株式会社
代理人 (1件)： 茂泉 修司
公報種別：公開公報
出願番号（国際出願番号）：特願平7-057180
公開番号（公開出願番号）：特開平8-256477
出願日： 1995年03月16日
公開日（公表日）： 1996年10月01日
要約：

【要約】【目的】トランスの一次側回路に挿入されたスイッチング用FETを該トランスの二次側回路の負荷電圧に基づいて制御する一次側制御方式のスイッチング電源回路に関し、起動後のコンバータの電力変換効率の低下を防ぐことができ、コンバータへの入力電圧範囲を広くする。【構成】定電圧回路が制御回路及びFET駆動回路に電源を供給し、スイッチング用FETがONし、トランスの一次側回路を閉じる。これにより電源起動されると、トランスの三次巻線の出力電圧が定電圧回路の出力電圧より高ければ、ダイオードオア回路により、三次巻線から制御回路とFET駆動回路に電源を供給する。このとき、定電圧回路の出力側に挿入された抵抗の働きにより、抵抗の出力側の電圧は制御回路のヒステリシスにより起動電圧状態から、起動電圧と停止電圧との間の電圧の状態まで降下する。また、三次巻線の巻数比の設定により、トランスへの入力電圧が最低電圧の状態で、抵抗の出力側の電圧と三次巻線の出力電圧とが同じになるようにする。

請求項（抜粋）：

トランスの一次側回路に挿入されたスイッチング用FETを駆動するFET駆動回路と、該トランスの二次側回路の負荷電圧に基づいて該FET駆動回路を制御するための制御回路と、該一次側回路から定電圧を引き出す定電圧回路と、該トランスに設けられた3次巻線の出力を整流し該整流出力及び該定電圧回路の出力のうち高い方を該FET駆動回路及び該制御回路に共通に与えるダイオードオア回路とを備え、該制御回路が該FET駆動回路より高い起動電圧を有し停止電圧より起動電圧の方が高いヒステリシスを有するスイッチング電源回路において、該定電圧回路と該ダイオードオア回路との間に抵抗を挿入し、該抵抗が、該定電圧回路の出力電圧が起動時には該制御回路の起動電圧以上であり、連続動作時には該起動電圧と該停止電圧との間の値をとり且つ該三次巻線の出力電圧より低くなる電圧降下を与える値を有することを特徴としたスイッチング電源回路。

FI (2件)：

H02M 3/28 X ,  H02M 3/28 B

引用特許：

審査官引用 (1件)

• 安定化電源用起動回路
  公報種別：公開公報   出願番号：特願平5-062274   出願人：富士電機株式会社