特許

J-GLOBAL ID：200903064494066037

メモリ試験装置

発明者： 大島 広美
出願人/特許権者： 株式会社アドバンテスト
代理人 (1件)： 草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-280661
公開番号（公開出願番号）：特開平10-125090
出願日： 1996年10月23日
公開日（公表日）： 1998年05月15日
要約：

【要約】【課題】 不良救済ラインを具備したメモリを試験するメモリ試験装置において、不良解析メモリの容量を被試験メモリの倍の容量で済ませる構成とした。【解決手段】 被試験メモリの記憶容量と同一の容量を持つメモリによって構成した不良解析メモリに、この不良解析メモリの記憶領域のアドレスの行線方向または列線方向の何れか一方に被試験メモリの容量と同一の容量の拡張領域を設けると共に、この拡張領域に不良救済ライン上の不良セル情報を書き込むためのアドレス変換手段15を設けた。

請求項（抜粋）：

パターン発生器が出力するテストパターン信号を被試験メモリに書込み、被試験メモリから読み出した信号と上記パターン発生器が出力する期待値とを論理比較し、その不一致の発生を検出して、不一致が発生したアドレスの不良セル位置を不良解析メモリに記憶して不良解析を行うメモリ試験装置において、上記不良解析メモリに、この不良解析メモリの記憶領域のアドレスの行方向または列方向の何れか一方に拡張した拡張領域を設けると共に、被試験メモリに設けた不良救済ライン上の不良セル位置情報を上記不良解析メモリの拡張領域に書き込むためのアドレス変換手段を設けたことを特徴とするメモリ試験装置。

IPC (2件)：

G11C 29/00 603 ,  G01R 31/28

FI (2件)：

G11C 29/00 603 P ,  G01R 31/28 B

引用特許：

出願人引用 (4件)

• 特開昭55-108999
  
• 特開平1-128300
  
• 特開平3-044583
  
• 特開平4-053100