特許

J-GLOBAL ID：200903064508681090

半導体装置の製法

発明者： 中村 智史
出願人/特許権者： ローム株式会社
代理人 (1件)： 朝日奈 宗太 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-128911
公開番号（公開出願番号）：特開平5-326551
出願日： 1992年05月21日
公開日（公表日）： 1993年12月10日
要約：

【要約】【目的】 半導体装置のMOSトランジスタ部分を自己整合的に形成して、微細化および工程の簡略化を図り、素子の信頼性を向上した半導体装置の製法を提供する。【構成】 半導体基板1上に絶縁膜2を介してソース領域9とドレイン領域10に接続される引出し電極3a、3bが高融点金属層で形成され、該引出し電極に接続されてポリシリコン膜5によるサイドウォール7、8が形成され、該サイドウォールからの不純物拡散によりソース領域9およびドレイン領域10が形成される。前記引出し電極3a、3bに接続して、ソース電極15、ドレイン電極16が形成され、ゲート電極14はゲート絶縁膜12、ポリシリコン電極13を介して形成される。

請求項（抜粋）：

(a)第1導電型の半導体基板上に絶縁膜を介して高融点金属層でソース電極およびドレイン電極の引出し電極が形成され、(b)第2導電型の不純物がドープされたポリシリコン膜が前記半導体基板の表面に形成され、該ポリシリコン膜からの不純物の導入により、前記引出し電極のあいだの前記半導体基板表面に第2導電型のチャネル領域が形成され、(c)前記引出し電極の横のみに前記ポリシリコン膜がサイドウォールとして残され、該サイドウォールから不純物がさらに前記半導体基板に導入されてソース領域およびドレイン領域が形成され、(d)ソース、ゲート、ドレインの各電極が形成されてMOSトランジスタが形成されることを特徴とする半導体装置の製法。

IPC (4件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/28 ,  H01L 21/90