特許
J-GLOBAL ID：200903064524442195
パワーオンリセット回路およびモード切換回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-232817
公開番号（公開出願番号）：特開平10-079655
出願日： 1996年09月03日
公開日（公表日）： 1998年03月24日
要約：
【要約】【課題】 電源投入時の残留電圧の有無にかかわらず、半導体集積回路のリセットを確実に行なうためのパワーオンリセット信号を発生させることのできるパワーオンリセット回路を提供する。【解決手段】 本発明に係るパワーオンリセット回路は、電源6と、接地ノード7と、インバータ18,22からなるラッチ回路と、遅延回路4とを備え、半導体集積回路の他の内部周辺回路をなすトランジスタのしきい値より高いしきい値を有するトランジスタから構成される。
請求項（抜粋）：
半導体集積回路に備えられ、電源投入後パワーオンリセット信号を発生させるパワーオンリセット回路であって、前記半導体集積回路の他の内部周辺回路を構成するトランジスタのしきい値より高いしきい値を有するトランジスタからなるパワーオンリセット回路。
IPC (2件)：
FI (2件)：
H03K 17/22 E
, H03K 19/00 Z
