特許
J-GLOBAL ID：200903064525773420

半導体装置の製造方法及び半導体装置

発明者：
親松 尚人

親松 尚人 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平10-293901
公開番号（公開出願番号）：特開2000-124332
出願日： 1998年10月15日
公開日（公表日）： 2000年04月28日
要約：
【要約】【課題】 SRAMのようなゲート電極を用いる半導体装置において、複雑なレイアウト設計を経ないでレティクルパターンに忠実にゲート電極パターンが形成され、しかもこのゲート電極パターンの面積が従来より低減されて形成される半導体装置及び半導体装置の製造方法を提供する。【解決手段】 実質的に直線状のゲート電極パターン101、101′を備えたレティクルパターン110を用いてリソグラフィ工程を行うに際して、レティクルパターンのトランジスタ領域間にはコンタクト領域を少なくとも一部配置される凸部100を直線状のゲート電極パターンの長辺のほぼ中央に形成し、且つ凸部とは反対側の辺に少なくとも前記凸部の突出する辺のすべてが対向するように凹部を形成する。微細化技術において半導体装置の製造工程におけるパタ-ン忠実性を前記凹部を有するレティクルパタ-ンにより改善することができる。
請求項（抜粋）：
少なくとも2つのトランジスタ領域及びこのトランジスタ領域間に設けられたコンタクト領域とを有する実質的に直線状であり、1対の第1及び第2の長辺及び1対の短辺を有するゲート電極パターンを備えたレティクルパターンを用いてリソグラフィ工程を行うことにより半導体基板にゲート電極を形成する工程を備え、前記レティクルパターンの前記トランジスタ領域間には前記コンタクト領域を少なくとも一部配置される突出部を第1の長辺に有し、且つ少なくとも前記突出部の長さ全体と対向する凹部をこの第1の長辺と対向する第2の長辺に有するようにしたことを特徴とする半導体装置の製造方法。
IPC (7件)：
H01L 21/8244 ,  H01L 27/11 ,  G03F 1/08 ,  H01L 21/027 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/41
FI (5件)：
H01L 27/10 381 ,  G03F 1/08 D ,  H01L 21/30 512 ,  H01L 27/08 321 F ,  H01L 29/44 F
Fターム (48件)：
2H095BA02 ,  2H095BB02 ,  2H095BB36 ,  4M104AA01 ,  4M104BB14 ,  4M104CC01 ,  4M104DD08 ,  4M104DD16 ,  4M104DD66 ,  4M104FF09 ,  4M104FF17 ,  4M104FF22 ,  4M104GG16 ,  4M104HH13 ,  4M104HH14 ,  4M104HH18 ,  5F046AA25 ,  5F046BA04 ,  5F048AA01 ,  5F048AB01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BE03 ,  5F048BF02 ,  5F048BF07 ,  5F048BF16 ,  5F048DA25 ,  5F083BS03 ,  5F083BS15 ,  5F083BS47 ,  5F083BS48 ,  5F083GA09 ,  5F083JA32 ,  5F083JA39 ,  5F083JA56 ,  5F083MA04 ,  5F083MA05 ,  5F083MA06 ,  5F083MA19 ,  5F083NA01 ,  5F083PR01 ,  5F083PR03 ,  5F083PR12 ,  5F083PR21 ,  5F083PR33 ,  5F083PR36 ,  5F083PR40
引用特許：
出願人引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM