特許
J-GLOBAL ID：200903064550745902
メッセージ通信回路、メッセージ送信方法、メッセージ管理方法、およびメッセージ通信システム
発明者：
,
出願人/特許権者：
代理人 (1件)：
鷲田 公一
公報種別：公開公報
出願番号（国際出願番号）：特願2004-099404
公開番号（公開出願番号）：特開2005-284840
出願日： 2004年03月30日
公開日（公表日）： 2005年10月13日
要約：
【課題】 複数メッセージの通信において、複雑な割り込み処理を必要とせず、また、複数メッセージの管理において、メッセージの混同を避けること。 【解決手段】 CPU110において、送信処理部111は、メッセージAnの分割メッセージを各送信処理回路で送信する。ローカルメモリ112は送信できない分割メッセージを格納する。共有メモリ120は、2つのCPU間の通信を中継する。CPU130において、メッセージ組み立て部132は、分割メッセージを各送信処理回路毎に組み立てる。メッセージ制御部133は、メッセージAnとメッセージBnとを個々のメッセージ毎に動的に領域を確保して記憶する。また、メッセージ制御部133は、これらのメッセージの記憶位置を示すポインタをリングバッファ134に格納する。 【選択図】 図1
請求項（抜粋）：
第1のメッセージを分割して得られる複数の分割メッセージを、それぞれ対応する送信系統で送信する第1の送信手段と、前記複数の分割メッセージの一部または全部を格納するローカルメモリと、を有する第1のCPUと、
第2のメッセージを送信する第2の送信手段と、前記分割メッセージを前記第1の送信手段の各送信系統毎にまとめるメッセージ組み立て手段と、前記メッセージ組み立て手段で組み立てられたメッセージ、および前記第2の送信手段が送信したメッセージを個々のメッセージ毎に動的に領域を確保して記憶し、管理するメッセージ管理手段と、リードポインタとライトポインタとを備え、各記憶領域の先頭アドレスを示すポインタを格納するリングバッファと、を有する第2のCPUと、
を具備し、
前記第2のCPU内のメッセージ管理手段は、
前記第1および第2のCPU間の通信を実現する共有メモリを介して前記第1のCPUから受信されるメッセージ、および前記第2のCPUからのメッセージを個々のメッセージ毎に動的に領域を確保して記憶し、前記リングバッファを用いて前記メッセージを管理する、
ことを特徴とするメッセージ通信システム。
IPC (1件)：
FI (1件)：
Fターム (3件)：
5B045BB02
, 5B045BB32
, 5B045BB34
