マルチプロセッサシステム

発明者： ,
出願人/特許権者：
代理人 (1件)：溝井章司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-323985
公開番号（公開出願番号）：特開2001-142861
出願日： 1999年11月15日
公開日（公表日）： 2001年05月25日
要約：

【要約】【課題】共有資源にアクセスするマルチプロセッサシステムにおけるセマフォビットを用いた排他制御に係り、プロセッサによるセマフォビットの獲得にかかるバス転送の負荷を軽減することを課題とする。【解決手段】セマフォレジスタ1は、セマフォビットを複数有し、プロセッサ部21は、セマフォレジスタ1からセマフォビットを複数リードし、占有に移行したセマフォビットのうち、アクセスしない共有装置に対応する開放セマフォビットを非占有に移行させ、占有している獲得セマフォビットに対応する共有装置にアクセスし、その後に、その獲得セマフォビットを非占有に移行させる。

請求項（抜粋）：

複数の共有アクセス対象に対してアクセスできるプロセッサ部を複数有し、更に、上記複数の共有アクセス対象のうちいずれかの共有アクセス対象に対応付けられ、対応する上記共有アクセス対象の占有と非占有を管理するセマフォビットを記憶し、上記セマフォビットがリードされると、リードされた上記セマフォビットを占有に移行させように動作し、更に、外部から指示があると、上記セマフォビットを占有から非占有に移行させるように動作するセマフォレジスタを有するマルチプロセッサシステムであって、上記セマフォレジスタは、上記セマフォビットを複数有し、上記プロセッサ部は、上記セマフォレジスタから上記セマフォビットを複数リードし、上記セマフォレジスタは、リードされた複数の上記セマフォビットを占有に移行させ、上記プロセッサ部は、リードした複数の上記セマフォビットのうち、非占有のセマフォビットであって、アクセスしない共有アクセス対象に対応するセマフォビットである開放セマフォビットを非占有に移行するように指示し、上記セマフォレジスタは、上記プロセッサ部からの指示によって、指示された開放セマフォビットを非占有に移行させ、上記プロセッサ部は、リードした複数の上記セマフォビットのうち、非占有のセマフォビットであって、上記開放セマフォビット以外のセマフォビットである獲得セマフォビットに対応する共有アクセス対象にアクセスし、更に、アクセスした後、上記獲得セマフォビットを非占有に移行するように指示し、上記セマフォレジスタは、上記プロセッサ部からの指示によって、指示された獲得セマフォビットを非占有に移行させることを特徴とするマルチプロセッサシステム。

IPC (3件)：

G06F 15/177 682 , G06F 12/00 572 , G06F 13/14 310

FI (3件)：

G06F 15/177 682 F , G06F 12/00 572 A , G06F 13/14 310 C

Fターム (17件)：

5B014HA02 , 5B045EE01 , 5B045EE03 , 5B045EE08 , 5B045EE19 , 5B045JJ05 , 5B045JJ07 , 5B045JJ48 , 5B060AA02 , 5B060AA06 , 5B060AA13 , 5B060AB12 , 5B060AC11 , 5B060CD15 , 5B060CD17 , 5B060KA02 , 5B060KA05

前のページに戻る