特許
J-GLOBAL ID：200903064593442113
半導体集積回路装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平9-020266
公開番号（公開出願番号）：特開平10-223755
出願日： 1997年02月03日
公開日（公表日）： 1998年08月21日
要約：
【要約】【課題】 デュアルダマシンプロセスによって形成される配線の寄生容量を低く抑え、上下の配線間を接続する穴パターンの寸法精度を向上することができる技術を提供する。【解決手段】 誘電率の低い酸化シリコン膜4によって構成された絶縁膜に上下の配線間を接続する穴パターン5を形成した後、この穴パターン5内に有機塗布膜6を埋め込み、次いで、酸化シリコン膜4に溝パターン8を形成する。有機塗布膜6のエッチング速度は酸化シリコン膜4のエッチング速度よりも遅いので、溝パターン8を形成する際、穴パターン5内に有機塗布膜6が柱状となって残り、穴パターン5の形状および寸法を維持することができる。
請求項（抜粋）：
上層の配線と下層の配線とを接続する穴パターンおよび前記上層の配線が埋め込まれる溝パターンを有する多層配線を形成する半導体集積回路装置の製造方法であって、半導体基板上に堆積された絶縁膜に前記穴パターンを形成する工程と、前記半導体基板上に有機塗布膜を塗布した後、レジストパターンをマスクにして前記有機塗布膜および前記絶縁膜をエッチングして前記絶縁膜に前記溝パターンを形成する工程と、前記レジストパターンおよび前記有機塗布膜を除去する工程と、前記穴パターン内および前記溝パターン内に金属膜を埋め込み前記上層の配線を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
IPC (2件)：
H01L 21/768
, H01L 21/3065
H01L 21/90 B
, H01L 21/302 M
