特許

J-GLOBAL ID：200903064607794301

半導体装置

発明者： 藤村 康弘 ,  日下田 恵一 ,  内田 明久
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平5-056431
公開番号（公開出願番号）：特開平6-243687
出願日： 1993年02月22日
公開日（公表日）： 1994年09月02日
要約：

【要約】【目的】 それぞれMOSFETを含みかつそれぞれ絶対値の異なる電源電圧を動作電源とする複数の回路ブロックを備えるECL・CMOSスタティック型RAM等の高速化及び低消費電力化を推進する。【構成】 PチャンネルMOSFETP1〜P4等が形成される半導体基板領域に、それが含まれる回路ブロックに動作電源として供給される電源電圧のうち最高電位の電源電圧すなわち回路の接地電位を基板バイアス電圧として供給し、NチャンネルMOSFETN1〜N4等が形成される半導体基板領域に、それが含まれる回路ブロックに動作電源として供給される電源電圧のうち最低電位の電源電圧すなわち電源電圧VSS2等を供給する。これにより、PチャンネルMOSFET及びNチャンネルMOSFETに与えられる基板バイアス電圧を回路ブロックごとに最適化できるため、基板バイアス電圧によってこれらのMOSFETのしきい値電圧が必要以上に大きくなるのを防止する。

請求項（抜粋）：

それぞれPチャンネルMOSFET及び/又はNチャンネルMOSFETを含みかつそれぞれ絶対値の異なる電源電圧を動作電源とする複数の回路ブロックを具備し、上記PチャンネルMOSFET又はNチャンネルMOSFETが形成される半導体基板領域に対して、これらのMOSFETが含まれる回路ブロックの動作電源に応じた異なる電位の基板バイアス電圧がそれぞれ供給されることを特徴とする半導体装置。

IPC (4件)：

G11C 11/413 ,  G11C 11/407 ,  H01L 27/04 ,  H01L 27/10 481

FI (2件)：

G11C 11/34 335 C ,  G11C 11/34 354 F

引用特許：

審査官引用 (2件)

• 特開昭57-154696
  
• 特開昭64-046290