特許
J-GLOBAL ID：200903064612381392
IC試験装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
秋本 正実
公報種別：公開公報
出願番号（国際出願番号）：特願平3-267689
公開番号（公開出願番号）：特開平5-107314
出願日： 1991年10月16日
公開日（公表日）： 1993年04月27日
要約：
【要約】【目的】 低コスト・大容量のダイナミックRAMをパターンメモリとして用いICを試験すること。【構成】 ダイナミックRAM8から基本動作周期よりも短周期で試験・期待値パターン12を読み出し、先入れ先出しパターンデータ保持手段13に保持せしめる一方、その手段13からは基本動作周期で試験・期待値パターン16を読み出すようにすれば、RAM8でリフレッシュを行っても、それまでに手段13に蓄えられている試験・期待値パターンが中断されることなく手段13より得られ、RAM8をリフレッシュしつつ被試験IC21を試験し得るものである。
請求項（抜粋）：
ICの動作を試験するためのIC試験装置であって、被試験ICにおける入出力ピンに適用される試験・期待値パターンデータを、更新可として、かつリフレッシュ可として予め格納するための手段としてのダイナミックRAMと、該RAMに対するリフレッシュと該RAMからの試験・期待値パターンデータの読み出しを制御するパターンデータリフレッシュ・読出制御手段と、上記ダイナミックRAMリフレッシュ時以外に、上記ダイナミックRAMから読み出される試験・期待値パターンデータを先入れ先出し可として、一時的に複数個保持するパターンデータ保持手段と、該保持手段から連続的に読み出される試験パターンデータを処理した上、被試験ICにおける入力ピンに印加する試験パターンデータ印加手段と、試験パターン印加時に該試験パターンに対する、出力ピンからの応答出力を上記パターンデータ保持手段からの期待値パターンデータと比較・判定するパターンデータ比較判定手段とを、少なくとも具備してなる構成のIC試験装置。
IPC (4件)：
G01R 31/28
, G06F 11/22 330
, G06F 12/16 330
, G11C 11/406
G01R 31/28 Q
, G01R 31/28 H
, G11C 11/34 363 N
