特許

J-GLOBAL ID：200903064623063805

薄膜トランジスタおよびその製造方法

発明者： イアン デー フレンチ
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (1件)： 杉村 暁秀 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-566881
公開番号（公開出願番号）：特表2002-523898
出願日： 1999年08月06日
公開日（公表日）： 2002年07月30日
要約：

【要約】絶縁ゲート頂部ゲート薄膜トランジスタにおいて、絶縁ゲート構体は、薄膜トランジスタの半導体本体上に設けられた第1ゲート絶縁層と、この第1ゲート絶縁層上に設けられた中間導電層と、この中間導電層上に設けられた第2ゲート絶縁層と、この第2ゲート絶縁層上に設けられたゲート導体とを具える。この中間導電層は、これによって個別の条件のもとで2つの絶縁層をエッチングすることができるとともにフィールドプレートとしても作用し、頂部絶縁層のネガティブ(負)に向かうアンダーカッティングの影響を低減し得るようにする。

請求項（抜粋）：

絶縁ゲート構体が、薄膜トランジスタの半導体本体上に設けられた第1ゲート絶縁層と、この第1ゲート絶縁層上に設けられた中間導電層と、この中間導電層上に設けられた第2ゲート絶縁層と、この第2ゲート絶縁層上に設けられたゲート導体とを具え、前記第2ゲート絶縁層を前記第1ゲート絶縁層よりも肉厚としたことを特徴とする絶縁ゲート頂部ゲート薄膜トランジスタ。

IPC (4件)：

H01L 29/786 ,  G02F 1/1368 ,  H01L 21/28 ,  H01L 21/336

FI (4件)：

G02F 1/1368 ,  H01L 21/28 E ,  H01L 29/78 617 U ,  H01L 29/78 627 C

Fターム (38件)：

2H092JA25 ,  2H092JA35 ,  2H092JA36 ,  2H092KA04 ,  2H092KA05 ,  2H092KA12 ,  2H092KB05 ,  2H092MA13 ,  2H092MA17 ,  2H092MA27 ,  4M104AA09 ,  4M104BB02 ,  4M104BB24 ,  4M104CC05 ,  4M104DD08 ,  4M104DD64 ,  4M104EE03 ,  4M104EE12 ,  4M104EE17 ,  4M104HH14 ,  5F110AA30 ,  5F110CC06 ,  5F110DD01 ,  5F110DD02 ,  5F110EE03 ,  5F110EE22 ,  5F110FF03 ,  5F110FF09 ,  5F110FF12 ,  5F110FF40 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG25 ,  5F110HJ13 ,  5F110HJ18 ,  5F110HK05 ,  5F110HK07