特許

J-GLOBAL ID：200903064631978421

データ処理装置

発明者： 小野 健一
出願人/特許権者： 株式会社リコー
公報種別：公開公報
出願番号（国際出願番号）：特願平7-352323
公開番号（公開出願番号）：特開平9-185132
出願日： 1995年12月28日
公開日（公表日）： 1997年07月15日
要約：

【要約】【課題】 読出アドレスと書込アドレスとのアドレスの逆転を検知できるデータ処理装置を提供する。【解決手段】 データ書込とデータ読出とを同時に実行可能な記憶手段であるFIFOメモリ102と,FIFOメモリ102へのデータ書込を書込開始信号の入力により開始するデータ書込手段としての画像入力部101と,FIFOメモリ102からのデータ読出を読出開始信号の入力により開始するデータ読出手段としての印刷制御部103と,読出開始信号と書込開始信号との位相を相対的に可変する開始信号位相可変手段としての位相変更回路107と,試験データを発生する試験書込データ発生手段としてのテストデータ発生回路127と,試験的に読み出したデータを試験データと比較し,等しくなければエラー信号を発生する比較手段としてのデータ比較回路109とを備えている。

請求項（抜粋）：

所定周期の書込クロックで書込アドレスに対応したデータ書込と前記書込クロックとは独立した所定周期の読出クロックで読出アドレスに対応したデータ読出とが同時に実行可能な記憶手段と,前記記憶手段への前記データ書込を書込開始信号の入力により開始するデータ書込手段と,前記記憶手段からの前記データ読出を読出開始信号の入力により開始するデータ読出手段と,前記データ読出手段の読出開始信号と前記データ書込手段の書込開始信号との位相を相対的に可変する開始信号位相可変手段と,前記記憶手段に試験的に書き込む試験データを発生する試験書込データ発生手段と,前記記憶手段から試験的に読み出したデータを前記試験データと比較し,等しくなければエラー信号を発生する比較手段と,を備えたことを特徴とするデータ処理装置。

IPC (9件)：

G03B 27/50 ,  B41J 5/30 ,  B41J 29/46 ,  G03G 15/04 ,  G06F 3/12 ,  H04N 1/00 ,  H04N 1/19 ,  H04N 1/21 ,  H04N 1/387

FI (10件)：

G03B 27/50 A ,  B41J 5/30 Z ,  B41J 29/46 A ,  B41J 29/46 Z ,  G03G 15/04 ,  G06F 3/12 K ,  H04N 1/00 E ,  H04N 1/21 ,  H04N 1/387 ,  H04N 1/04 103 Z