特許

J-GLOBAL ID：200903064668726643

電子回路の回路接続検証方法

発明者： 佐藤 孝也
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-321734
公開番号（公開出願番号）：特開平6-168295
出願日： 1992年12月01日
公開日（公表日）： 1994年06月14日
要約：

【要約】【目的】電子回路のパタン設計検証に於いて、片側高耐圧素子が高電圧を印加される配線部分に正しく接続されているか否かを自動的に検証することにある。【構成】パタン設計データから接続情報を抽出する際、高耐圧素子に特有の低濃度不純物領域を示す図形を利用して、電極図形分類ステップA3でソース・ドレイン端子を高耐圧側とそうでない側とに分類する。この端子図形の分類を利用して素子の分類を行い、回路接続照合時に素子種類の照合A8や素子の方向の検証を行う。

請求項（抜粋）：

電子回路のマスク設計の回路接続検証にあたり、マスク設計データから接続情報を抽出する際、片側高耐圧のMOSトランジスタのソース電極およびドレイン電極を区別して抽出する抽出ステップと、前記抽出ステップに基づき電極図形を分類する電極図形分類ステップと、回路設計データとマスク設計データの回路接続比較照合で対応がとれた素子相互が同一の種類であるかどうかの照合を行う照合ステップとを含むことを特徴とする電子回路の回路接続検証方法。