電子デバイスの製造方法および電子デバイスの品質管理システム

発明者： ,
出願人/特許権者：
代理人 (1件)：小川勝男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-286441
公開番号（公開出願番号）：特開2001-110867
出願日： 1999年10月07日
公開日（公表日）： 2001年04月20日
要約：

【要約】【課題】半導体などの電子デバイスの製造において、真のパラメトリック不良による歩留り劣化の原因を究明して電子デバイスの品質管理をできるようにした電子デバイスの製造方法および電子デバイスの品質管理システムを提供することにある。【解決手段】同じウェハを工程進行に伴い、複数工程で欠陥検査を行い、それらの検出結果を重ね合わせて累積欠陥マップ72を作成する。すべての層形成工程を経たウェハに、電気機能検査を行い、良品チップと不良品チップとに区分けする良/不良判定73を行う。そして、欠陥無チップの歩留り算出75を行う。また、同じウェハで測定した回路寸法、膜厚寸法、層間位置合せ寸法、電気特性74などの測定値を測定項目毎にそれぞれ求め、その結果と欠陥無チップの歩留りを比較し、歩留り劣化原因を特定する。

請求項（抜粋）：

複数のチップが配列される多層の半導体基板を、各層に対応した多数のプロセスブロック過程によって製造する電子デバイスの製造方法において、同一の半導体基板について所望の複数のプロセスブロック過程の各々において検出される欠陥を累積してチップ単位で示される累積欠陥マップデータを作成する累積欠陥マップ作成過程と、該累積欠陥マップ作成過程で累積欠陥マップを作成する前記半導体基板について所望のプロセスブロック過程における複数種類のプロセスパラメータを測定するプロセスパラメータ測定過程と、前記累積欠陥マップ作成過程で累積欠陥マップを作成する前記半導体基板について電気機能検査を行って良品チップと不良品チップとに区分して良品および不良品のチップを示すデータを作成する電気機能検査過程と、前記累積欠陥マップ作成過程で作成された累積欠陥マップデータと前記電気機能検査過程において作成された良品および不良品のチップを示すデータとを突き合せて少なくとも半導体基板単位で欠陥無チップにおける良品および不良品のチップに関するデータを作成する良品および不良品データ作成過程と、該良品および不良品データ作成過程で作成された欠陥無チップにおける良品および不良品のチップに関するデータと前記プロセスパラメータ測定過程において測定された複数種類のプロセスパラメータの各々との相関関係を解析して欠陥無チップの歩留りが高歩留りとなるプロセスパラメータの種類を特定する解析過程とを有し、電子デバイスの品質管理を行うことを特徴とする電子デバイスの製造方法。

FI (2件)：

H01L 21/66 Z , H01L 21/66 A

Fターム (8件)：

4M106AA01 , 4M106CA48 , 4M106DA14 , 4M106DJ12 , 4M106DJ14 , 4M106DJ17 , 4M106DJ20 , 4M106DJ21

前のページに戻る