特許
J-GLOBAL ID：200903064681209852
データビット間スキュー調整回路
発明者：
出願人/特許権者：
代理人 (1件)：
丸山 隆夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-321967
公開番号（公開出願番号）：特開平10-164037
出願日： 1996年12月02日
公開日（公表日）： 1998年06月19日
要約：
【要約】【課題】 データ伝送を高速化するための設計及び、回路設計時の遅延要因の考慮を容易にし、各素子の製造バラツキによる不具合を生じにくくし、生産性を向上させることができるデータビット間スキュー調整回路を提供する。【解決手段】 N個のフリップフロップ15、・・・、16を有する送信LSI1内に、PNパターンを各フリップフロップ15、・・・、16に出力するPNパターン出力回路11を設け、N個のフリップフロップ27、・・・、28を有する受信LSI3内に、PNパターン出力回路11と同じ波形のPNパターンを出力するPNパターン出力回路24を設け、受信LSI3内に設けられた比較器25において、送信LSI1から出力されたPNパターンと、PNパターン出力回路24から出力されたPNパターンとを比較し、この比較結果に基づきN個の各遅延調整回路18、・・・、19の最適遅延量を判定部22が判定する。
請求項（抜粋）：
Nを自然数としてNビットのデータを送信する送信集積回路と、前記送信集積回路が送信したNビットのデータを受信する受信集積回路とを有し、前記送信集積回路は、入力した信号に基づきそれぞれが第1のフリップフロップ出力信号を受信集積回路に出力するN個のフリップフロップと、前記N個のフリップフロップに入力する信号を選択する第1のセレクタと、前記第1のセレクタに第1の疑似ランダムパターンを出力する第1の疑似ランダムパターン出力回路と、前記第1の疑似ランダムパターン出力回路及び第1のセレクタの動作を制御するとともに、第1の疑似ランダムパターンの先頭を示す先頭パルスを受信集積回路に出力する第1の制御回路とを有し、前記受信集積回路は、前記N個の第1のフリップフロップ出力信号に基づきそれぞれが第2のフリップフロップ出力信号を出力するN個のフリップフロップと、前記第1の疑似ランダムパターン出力回路が出力する第1の疑似ランダムパターンと同じ疑似ランダムパターンを出力する第2の疑似ランダムパターン出力回路と、前記第1の制御回路から出力された先頭パルスを受信して前記第2の疑似ランダムパターン出力回路の動作を制御する制御パルスを出力する第2の制御回路と、前記N個の第2のフリップフロップ出力信号のうちからいずれか1つの第2のフリップフロップ出力信号を選択して出力する第2のセレクタと、前記第2のセレクタから出力された第2のフリップフロップ出力信号と第2の疑似ランダムパターン出力回路から出力された第2の疑似ランダムパターンとが一致しているか否かの比較を行い、該比較の結果を出力する比較回路と、前記比較の結果が一致している場合は遅延調整回路の遅延量が適したものであるとしてこの遅延量を記憶し、その後遅延調整回路の遅延量を変化させ、前記比較の結果が一致していない場合は遅延調整回路の遅延量が不適なものであるとしてこの遅延量を記憶し、その後遅延調整回路の遅延量を変化させ、前記適した遅延量の範囲の中間の値を遅延調整回路の最適遅延量として固定する判定回路と、前記判定回路の制御に従い、前記第2のセレクタにより選択された第2のフリップフロップ出力信号を出力するフリップフロップに入力する第1のフリップフロップ出力信号を遅延させる遅延量を、変化又は固定する遅延調整回路とを有することを特徴とするデータビット間スキュー調整回路。
IPC (2件)：
FI (2件)：
引用特許：
前のページに戻る
